Senior Principal Verification Engineer

Job Description

<p><p><b>Description</b></p></p> :<p>Cadence Design Systems est à la recherche de candidats d’excellence pour joindre une équipe expérimentée et dynamique d’ingénieurs en charge du développement d’IP au service des standards de l’industrie.</p><p>Le candidat aura la charge de diriger une équipe dans la vérification de modules numériques RTL et du développement de modules de vérification réutilisables</p><p>Le candidat sera aussi amené à contribuer à toutes les phases du processus de vérification : élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture.</p><p>Le candidat devra posséder des connaissances avancées des méthodes de design et de vérification des composantes numériques.</p><p>Le candidat devra être autonome, dynamique et démontrer de très bonnes qualités de communication.</p><p>Le groupe de design IP est une équipe multidisciplinaire composée d’ingénieurs provenant de divers sites à travers le monde.</p><p>Faisant parti du groupe de vérification, le candidat sera amené à collaborer avec diverses disciplines et phases de la réalisation complète d’IP matériel : design numérique et analogique, design physique, production, etc.</p><p>Le groupe de design IP est une organisation grandissante. Le catalogue complet se trouve au site suivant : .</p><p><b>Responsabilités :</b></p><li>Planification et suivi de projet</li><li>Diriger une équipe de 5-15 personnes dans l’exécution d’un projet de vérifiation</li><li>Définition et maintenance des plans de vérification utilisant la suite d’outils de Cadence tel que vManager</li><li>Design et architecture d’environnements de vérification pour des IP supportant une large gamme de fonctionnalités et de protocoles.</li><li>Développement de composantes de vérification à l’aide du langage SV-UVM.</li><li>Développement de couverture fonctionnelle.</li><li>Développement d’assertions en SystemVerilog pour la vérification formelle.</li><li>Gestion de régression de tests automatisés.</li><li>Participation à des revues techniques.</li><li>Travailler en étroite collaboration avec d’autres équipes de différentes disciplines.</li><p><b>Expérience recherchée :</b></p><li>Baccalauréat en Ingénierie électrique, sciences appliquées ou domaine connexe.</li><li>Maîtrise en génie électrique, sciences appliquées ou domaine connexe (préférable).</li><li>12 ans et plus d’expérience dans le domaine de la microélectronique.</li><li>Connaissance avancée des principes de vérifications numériques.</li><li>Connaissance avancée des langages de vérification matérielle (notamment SV-UVM).</li><li>Connaissance avancée des langages d’assertions (notamment SVA).</li><li>Connaissance des principes de design mixtes.</li><li>Connaissance des principes de vérification pour des designs comportant différents domaines d’alimentation.</li><li>Capable de communiquer clairement en anglais.</li><p>Cadence est une employeuse qui souscrit à l’égalité des chances et qui s’engage à embaucher une main-d’oeuvre diversifiée.</p>Puisque ce rôle nécessite que l’employé interagisse avec d’autres entités à l’échelle mondiale ainsi qu’avec des employés et intervenants dans d’autres provinces canadiennes, la connaissance du l’anglais est exigée pour ce poste<p><p><b><b>We’re doing work that matters. Help us solve what others can’t.</b></b></p></p><p>We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known.</p>